Pipelining Là Gì

  -  

+ Hạn chế:- Các lệnh được thực hiện liên tiếp nhau- Xuất hiện khoảng thời gian rỗi (stall) giữa các khâu- Lệnh trước thực hiện xong mới đến lệnh sauKỹ thuật pipeline được đưa ra để tận dụng nhữngstall này, từ đó tăng tốc độ cho vi xử lý




Bạn đang xem: Pipelining là gì

*

KIẾN TRÚC MÁY TÍNH VÀ HỆ ĐIỀU HÀNH CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.2. Điều khiển Pipelining CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc tuần tự: + Thực hiện các lệnh một cách tuần tự. + 5 khâu : - IF (Instruction Fetch) : Nhận lệnh - ID (Instruction Decode) : Giải mã lệnh - DF (Data Fetch) : Nhận dữ liệu - EX (Execution) : Thực hiện lệnh - DS (Data Save) : Lưu kết quả CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc tuần tự: + Ví dụ: - Giả sử mỗi lệnh thực hiện trong 1 chu kì τ - Mỗi khâu thực hiện trong thời gian τ /5 - Với n lệnh : Ttuần tự = τ *n CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc tuần tự: + Hạn chế: - Các lệnh được thực hiện liên tiếp nhau - Lệnh trước thực hiện xong mới đến lệnh sau - Xuất hiện khoảng thời gian rỗi (stall) giữa các khâu Kỹ thuật pipeline được đưa ra để tận dụng những stall này, từ đó tăng tốc độ cho vi xử lý CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc Pipeline: + 5 khâu của một lệnh trong MIPS (Microprocessor without Interlocked Pipeline Stages) F (Fetch) : Nhận lệnh. 1. D (Decode) : Giải mã lệnh. 2. X (Execution) : Thực hiện lệnh. 3. M (Memory Access) : Truy nhập bộ nhớ. 4.

Xem thêm: Ethtrade Là Gì ? Có Lừa Đảo Scam? Nên Đầu Tư Vào Ethtrade Không?



Xem thêm: Kiểm Tra Pass Wifi Trên Android, Mẹo Hay 3 Cách Xem Pass Wifi Trên Android

W (Result Write Back) : Ghi kết quả 5. CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc Pipeline: + Mô hình Pipeline lý tưởng: thông lượng trung bình là 1 CPI (Clock Cycle per Instruction) CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Cấu trúc Pipeline: + Mô hình Pipeline lý tưởng: Tpipeline = τ + τ * (n-1)/m - Tính toán: Thời gian để thực hiện 1 công đoạn là τ /5. Thời gian để thực hiện 1 lệnh là τ Thời gian để thực hiện 2 lệnh là τ + τ /5 Thời gian để thực hiện 3 lệnh là τ + τ *2/5 … Thời gian để thực hiện n lệnh là τ + τ *(n-1)/5 CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.1. Tuần tự Von Neumann và Pipeline * Định nghĩa Pipelining: + Kỹ thuật thực hiện lệnh trong đó các lệnh được th ực hiện theo kiểu gối đầu nhằm tận dụng những khoảng thời gian rỗi (stalls) giữa các công đoạn (stages), qua đó làm tăng tốc độ thực hiện lệnh của vi xử lí (VXL). + Trong trường hợp không có xung đột có thể tăng t ốc độ vi xử lý lên 400%. CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) * Xung đột cấu trúc (Structural Hazard) * Xung đột dữ liệu (Data Hazard) * Xung đột điều khiển (Control Hazard) CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột cấu trúc: xảy ra khi có 2 lệnh cùng cố gắng sử dụng cùng 1 nguồn tại cùng 1 thời điểm - Khi 2 lệnh cùng ghi kết quả vào 1 thanh ghi: ADD R1, R2, R3 SUB R1, R4, R5 - Khi cả 2 lệnh cùng truy cập vào 1 ô nh ớ tại cùng một thời điểm. - Khi cả 2 lệnh cùng yêu cầu một bộ tính toán số học (bộ cộng, bộ nhân, bộ chia). CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột cấu trúc: - Xung đột xảy ra khi việc nạp lệnh và đọc dữ liệu từ bộ nhớ diễn ra cùng lúc - Những kí hiệu “o” chèn vào tượng trưng cho chu kì tr ễ (stall cycles) sẽ được sử dụng nếu ta sử dụng bộ nhớ đơn lưu trữ cả lệnh vào dữ liệu CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột cấu trúc: - Khi cả stage X và D đều yêu cầu bộ cộng, mà chỉ có 1 bộ cộng trong VXL CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột dữ liệu: - RAW (Read after Write): Instruction 1: ADD R2, R1, R3 R2 CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột dữ liệu: - WAR (Write after Read): Instruction 1: ADD R1, R2, R3 R1 CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột dữ liệu: - WAW (Write after Write) Instruction 1: ADD R2, R1, R3 R2 CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột điều khiển: -Control Hazard xảy ra khi có lệnh rẽ nhánh -Khi lệnh rẽ nhánh được yêu cầu thực hiện, con trỏ bộ đếm chương trình (PC) sẽ chuyển tới địa chỉ đích bằng cách cộng thêm 4  Nhảy tới đúng địa chỉ đích: rẽ nhánh Taken  Trường hợp ngược lại gọi là nhánh Untaken. -Khi lệnh i có nhánh taken thì PC sẽ không thay đ ổi như bình thường tới hết khâu M (memory access) CHƯƠNG 3: KỸ THUẬT PIPELINING3.1. Kỹ thuật Pipelining3.1.2. Xung đột (Hazard) + Xung đột điều khiển: -Phương pháp đơn giản nhất để khắc phục control hazard là gây trễ kịp thời trên pipeline để phát hiện nhánh cho đến khâu M, sử dụng giá trị mới của PC. F D X M W Lệnh nhánh Stall F D X M W Nhánh kế thừa F Stall F D X M W Nhánh kế thừa +1 F D X M W Nhánh kế thừa +2 F D X M Nhánh kế thừa +3 F D X Nhánh kế thừa +4 F D Nhánh kế thừa +5 CHƯƠNG 3: KỸ THUẬT PIPELINING3.2. Điều khiển Pipelining + Xung đột (Hazard) là một yếu tố quan trọng ảnh hưởng trực tiếp tới tốc độ của VXL trong kỹ thuật Pipeline + Một số kỹ thuật giải quyết xung đột chủ yếu: - Chèn trễ - Tổ chức lại các lệnh - Sử dụng đường dữ liệu nội đặc biệt - Tomasulo - Định biểu CHƯƠNG 3: KỸ THUẬT PIPELINING3.2. Điều khiển Pipelining3.2.1. Chèn trễ + Kỹ thuật chèn trễ được sử dụng khá hữu hiệu để giải quyết các xung đột về cấu trúc cũng như về dữ liệu: + Ví dụ: + Xung đột dữ liệu xảy ra khi lệnh 1 chưa lưu kết quả vào R1 thì lệnh 2 đã thực hiện trừ R1 cho R5 (RAW)